TSV와 WLFO/FOWLP 간의 차이 연결

수상이력이 있는 당사의 Silicon Wafer Integrated Fan-out Technology (SWIFT®)은 단일 및 다중 애플리케이션을 위한 경소단박의 특성과, 향상된 I/O와 회로 집적도를 제공하도록 설계되었습니다.

SWIFT의 특징은 혁신적인 wafer level packaging 기술과 관련된 능력에 기인합니다. 이것은 전통적인 WLFO와 laminate 기반 어셈블리와 비교하면, 진취적인 설계 규칙을 적용할 수 있습니다. 또한, SWIFT는 새로운 모바일과 네트워크 애플리케이션에서 요구하는 더 많은 IC 집적도 구현을 위한 진보된 적층 구조 형성이 가능합니다.

SWIFT만의 고유한 특징은 다음과 같습니다.

  • 고분자 기반 유전체
  • Multi-die and large die 가능
  • Large package body 가능
  • 2μm 선폭의 interconnect 집적도 (critical for SoC partitioning applications)
  • 최소 30μm 간격의 Cu pillar die interconnect
  • Mold Via (TMV®) 또는 tall Cu pillars를 활용하는 3D/Package-on-Package 기능
  • JEDEC MSL3 CLR 및 BLR 요구사항 충족

주요 어셈블리 기술들은 이러한 SWIFT의 고유한 특징을 만들 수 있습니다. stepper 사진 이미징 장비를 사용하여, 2μm 선폭을 구현할 수 있으며, 2.5D TSV가 일반적으로 사용되는 SoC 파티셔닝 및 네트워킹 애플리케이션에서 필요한 초고집적도를 가지는 다이 간 interconnection을 구현할 수도 있습니다. Fine-pitch die micro bump는 application processors (AP)와 baseband 디바이스과 같은 고급 제품을 위한 고집적 interconnect를 제공합니다. 또한, Tall Cu pillar bump는 SWIFT 구조의 상단에 메모리 디바이스를 장착하기 위한 high density vertical interface 를 가능하게 합니다.

Q & A

앰코에 대해 궁금한 점이 있다면 하단의 ‘문의하기’를 클릭하세요.