Bridge the gap between TSV and traditional WLFO/FOWLP
受賞歴のある当社の Silicon Wafer Integrated Fan-out Technology（SWIFT®/HDFO）は、シングルおよびマルチチップのパッケージにおいてフットプリントとプロファイルを縮小しながら、I/Oと回路密度の向上を実現します。
Unique SWIFT features include:
- ポリマーベース誘電体
- マルチチップ、大型チップに対応
- 大型パッケージボディ対応
- 接続密度 2μmライン／スペースまで可能（SoCパーテショニングアプリケーションに貢献）
- Cuピラーチップ接続：30μmピッチに対応
- スルーモールドビア（TMV®）または高さのあるCuピラーを利用した3D/（パッケージ・オン・パッケージ）対応
- JEDEC MSL3 CLR/BLRに適合
主要な組立技術により、この特色あるSWIFTパッケージの製造が可能となります。ステッパー装置を使用することで、2/2μmライン/スペースが実現でき、通常2.5DのTSVが使用されるSoCパーティショニングおよびネットワーク機器に求められる高密度のチップ間接続が可能になります。ファインピッチチップのマイクロバンプは、アプリケーションプロセッサーやベースバンド機器などの先端製品向けに高密度接続を提供します。さらに、高さのあるCuピラーが、SWIFTの最上部に高度なメモリを実装するための高密度積層インターフェイスを可能にします。
ご質問やお問合せはこちらまで
以下の「リクエスト」をクリックしてご連絡ください