복잡한 3차원 패키징 난제들에 대한 해결책
1998년 이래, 앰코테크놀로지는 대용량 저비용 3D 패키징 기술 개발 및 제공에 앞장서 왔습니다. 배치 접근을 통한 당사의 개발은 3D 기술을 필요로 하는 다양한 애플리케이션과 패키징 플랫폼 범위를 초월합니다. 본 접근방식을 통해 새로운 3D 패키징 솔루션을 보다 효과적인 방법으로 검증하고 여러 사업장에서 저비용으로 대량생산하여 고객들에게 이익을 제공합니다. 자동차, 산업, 고성능 소비재, 멀티미디어, 웨어러블, 사물인터넷과 인공지능 분야의 신제품 설계에서는 이러한 기능들이 혁신적인 폼팩터와 스타일로 제공되어야합니다. 3D 패키징은 최저 비용으로 최고 수준의 실리콘 통합 및 공간 효율성을 제공하여 빠른 성장과 새로운 애플리케이션 개발을 주도하고 있습니다.
핵심 3D 플랫폼 기술
- 더 얇은 고밀도의 substrate 기술을 위한 설계 규칙 및 인프라
- Advanced wafer thinning and handling systems
- Thinner die attach and die stacking processes
- High density and low loop wire bonding
- Pb-free and environmentally conscious green material sets
- Flip chip과 wire bond의 혼합 적층 기술
- Turnkey die and package stacking assembly and test flows
다이 적층
앰코의 다이 적층 기술은 다수의 사업장과 제품군에 걸쳐 광범위하게 사용되고 있습니다. 앰코는 고객에게 설계부터 어셈블리 및 테스트까지 턴키 서비스를 제공하여 복잡한 3D 패키징 및 빠른 출시를 지원합니다. 차세대 다이 적층 기술은 웨이퍼 처리와 다이를 30 µm 이하로 얇게 처리할 수 있습니다. 또한 최첨단 다이 부착, 와이어 본드 및 플립 칩 어셈블리 기술을 통해 최대 16 개의 활성 다이를 안정적으로 적층 및 연결할 수 있습니다.
다이 적층 기술은 최대 24개 다이까지 적층할 수 있는 것으로 입증되었지만, 대부분의 9개 이상의 다이 적층은 다이 및 패키지 적층 기술을 결합하여 복잡한 테스트, 수율 및 로지스틱 문제를 해결합니다. 다이 적층은 또한 QFP, MLF® 및 SOP 포맷을 포함한 기존의 리드프레임 기반 패키지에도 사용됩니다. 시스템 설계자는 저비용 리드 프레임 대량생산을 위해 업계를 선도하는 앰코의 인프라를 활용하여 PCB 면적과 전체 비용을 상당히 절감할 수 있습니다.
패키지 적층: 패키지 온 패키지(PoP)
앰코는 복잡한 다이 적층과 관련된 기술, 비즈니스와 로지스틱 문제 해결을 위해 어셈블리와 테스트가 완료된 패키지를 적층하는 혁신적인 방법을 제공합니다. 앰코는 2004년에 Package Stackable Very Thin Fine Pitch BGA (PSvfBGA) 인기 플랫폼을 출시했습니다. PSvfBGA는 와이어본드 또는 하이브리드(플립 칩과 와이어본드) 기술을 통해 단일, 적층 다이를 지원하며, 테스트와 SMT 공정을 통해 휨 문제를 개선하고 플립 칩 애플리케이션을 사용하여 패키지를 통합했습니다.
통신, 인공지능 및 네트워킹 애플리케이션이 더 빠른 신호 처리와 데이터 스토리지 능력을 지속적으로 요구함에 따라 향후 몇 년 동안 PoP 기술을 사용한 애플리케이션이 증가하고 다양한 과제에 직면하게 될 것입니다. 앰코는 차세대 PoP 요구사항 충족을 위해 지속적인 개발과 생산능력 유지에 최선을 다하고 있습니다.
Q & A
앰코에 대해 궁금한 점이 있다면
하단의 ‘문의하기’를 클릭하세요.