Amkorのインターポーザー・パッケージ・オン・パッケージ（インターポーザーPoP）は、非導電ペースト（TCNCP）による熱圧着またはキャピラリアンダーフィル（CUF）によるMass reflowのいずれかを使用してファインピッチ・フリップチップ接続に対応します。上部インターポーザーへの接続は銅コアボール（CCB）による熱圧着ボンディングにより実施されます。下部基板とインターポーザー間のCCB接続によりインターポーザーに搭載されたデバイスへの高速かつ高密度のアクセスが可能になります。このパッケージは、2つの基板の間にダイをカプセル化するエポキシモールドコンパウンドを使用することでパッケージの反りを低減し、高信頼性を実現します。上部インターポーザーは制限の多いスルーモールドビア（TMV®）と比較して搭載するパッケージの柔軟性を高め、様々なタイプのデバイス（パッケージされたメモリ、パッシブ、ダイなど）と組み合わせることが可能です。
下部サブストレートからインターポーザまでのタイトピッチ接続により、高密度・大容量のI／Oインターコネクトを実現します。インターポーザPoPプロセスでは、TMVプロセスに比べ、よりファインピッチのインターコネクトを利用することで、パッケージ本体を大きくすることなく、チップサイズを大きくすることが可能です。Amkorは、4nmまでの最先端シリコンノードでインターポーザPoPの量産実績があり、4nm未満のプロジェクトも進行中です。Amkorはこれまで、さまざまなお客様のために、確かな性能を備えた製品を数億ユニット以上製造してきました。
特徴
- ボディサイズ：10〜16 mm、ご要望に応じてカスタムボディサイズ対応可
- 上部のパッケージI/Oインターフェイスは様々なデバイス（チップ、パッシブなど）と接続可能
- ウェハグラインド／ハンドリング： <100μm対応
- 高パフォーマンスと信頼性を備えた実績のあるパッケージ・オン・パッケージ（PoP）プラットフォーム
- 量産向けのパッケージングテクノロジー を確立
- スタックパッケージの高さは様々な構成で0.55 mm～をラインアップしています。
- 上部と下部基板間のダイレクトかつ高密度な電気的接続により低レイテンシーおよび高速な処理が可能になります
- パッケージ反りの低さは上下2つの基板の間にチップを封止するEMCにより実現します
- 上部インターポーザーは制限の多いTMV接続と比較して上部に搭載されるパッケージの柔軟性を高めます
- インターポーザーPoPのパッケージ設計により、上部インターポーザーは様々なデバイス（パッケージされたメモリ、パッシブ、チップなど）と組み合わせることが可能です
- 高密度かつ多数のI/Oインターコネクトは微細なCCB接続と上部インターポーザーのファンアウト配線により可能になっています
ご質問やお問合せはこちらまで
以下の「リクエスト」をクリックしてご連絡ください